На проходящем сейчас Микропроцессорном Форуме компания Intel описала, как ее разработчики смогли скомбинировать 4 ядра Itanium 2, которые совместно используют кэш-память большого объема, для создания процессора, содержащего более 1 млрд. транзисторов.

По словам представителей компании, появление подобного дизайна рано или поздно было бы вызвано тенденцией к уменьшению размеров и особенностями полупроводникового производства. Intel сможет разработать и построить микропроцессор с 1 млрд. транзисторов, используя 65- нанометровую технологию, к 2007 году.

Джон Кроуфорд (John Crawford), выступавший от имени Intel, описал гипотетический процессор, состоящий из 4 ядер Itanium 2 и имеющий от 12 до 16 Мб общей кэш-памяти, в котором все взаимодействия осуществляются через пластины схем межкомпонентного соединения. Каждый Itanium 2 состоял бы приблизительно из 120 млн. транзисторов, в то время как кэш мог бы содержать от 700 до 900 млн. транзисторов, что в итоге и дает общее количество около 1 млрд. этих приборов.

Подобное увеличение размеров кэша могло бы помочь преодолеть медлительность внешней памяти. Другая выгода от использования большего кэша заключается в том, что ячейки памяти потребляют меньше энергии, чем логика. Использование 4 независимых процессорных ядер с расположением их вокруг КЭШа также может служить для снижения энергопотребления. Ведь потребляемая мощность и сложность разработки вместе с тестированием и отладкой составляют три главные проблемы при разработке микропроцессоров.

Решая проблему увеличения производительности отдельных процессорных ядер, компания рассматривает новые возможности для применения своей технологии Hyper-Threading. С помощью других собственных разработок Intel предполагает улучшить производительность сред выполнения подобных Java и .NET, встраивать больше аппаратных средств для защиты от взлома, а также решить некоторые проблемы, возникающие при разработке процессоров, сообщает РИА "РосБизнесКонсалтинг".