Традиционным и проверенным способом повышения производительности процессором до сих пор считалось помещение кэш-памяти на чип процессора. Однако на Embedded Processor Forum, который пройдет в Сан-Хосе, компании, стоящие на рубеже новых технологий, предлагают иные способы повышения производительности своих систем на чипе (system-on-chip).
Так, например, компании MIPS Technologies и ARM предпочли использовать другие виды памяти вне процессора, вместо того, чтобы расположить кэш- память внутри ядра. Основным соображением, которым руководствовались ARM и MIPS, было уменьшение стоимости и возможность предоставить большую свободу ASIC-дизайнерам. Правда, высказываются и критические соображения по поводу производительности таких решений.
Так, корпорация NEC интегрировала 256 Кб кэша второго уровня и контроллер SDRAM в свое новое 64-разрядное микропроцессорное ядро Vr7701. В NEC уверены, что удаление ядра от памяти может и иметь смысл для 32-разрядных недорогих SoC, однако в 64-разрядных ядрах уже приведет к потерям в производительности.
А вот IBM, похоже, и вовсе пойдет другим путем. В процессорах PowerPC 440GX, производящихся по 0,13-мкм техпроцессу, используется кэш инструкций и данных первого уровня и 256 Кб программно-управляемой SRAM, обеспечивающей обмен данными с шиной процессора со скоростью 5,3 Гб/с.
Кстати, на форуме ожидается, что Micron Technology опубликует детали процессора SC-1, построенного с применением 32-разрядного ядра MIPS 4K с 1 Мб встроенной DRAM произведенной по 0,18-мкм техпроцессу. В Micron сообщают, что чип будет оснащен интерфейсом для внешней оперативной и флэш-памяти.
Ожидается и объявление настраиваемого ядра от Toshiba. Ядро, скорее всего, будет называться media embedded processor (MeP) и будет предназначено для использования в мультимедийных устройствах. Особый интерес к настраиваемым ядрам проявляет STMicroelectronics, которая собирается представить процессор для узнавания человеческих лиц, построенный на основе ядра Xtensa, лицензированного у Tensilica.
Ну а Tensilica и ее конкурент, ARC Cores, расскажут о своих планах приспособления ядер к различным задачам. Ожидается, что ARC расскажет о DSP для VoIP (voice-over-Internet Protocol) и voice-over-DSL, а Tensilica о новых инструкциях для декодирования MPEG-4, сообщает "iXBT".
