17 февраля в Сан-Франциско открылся весенний Форум Intel для разработчиков. Начался форум со вступительной речи генерального директора Intel Крейга Баррета. Глава процессорного гиганта отметил основные успехи компании за последнее время и рассказал о планах компании на ближайшее будущее.
Главным в речи Баррета стало официальное объявление о том, что в 32-разрядные процессоры Pentium 4 и Xeon для рабочих станций и серверов будет встроен набор дополнительных 64-разрядных инструкций. Ранее такой подход был реализован в процессорах Opteron и Athlon 64 компании AMD. Что касается Intel, то компания долго отрицала все слухи о внедрении в 32-разрядные чипы новых инструкций. Однако в конце января операционный директор Intel Пол Отеллини признал, что компания все же собирается реализовать в настольных процессорах поддержку 64-разрядных команд, сообщает "Компьюлента".
Официально Intel именует набор 64-разрядных команд "64-разрядной технологией расширения памяти", указывая на то, что использование 64-разрядных чипов позволит обойти ограничения на размер оперативной памяти, присущие 32-битным процессорам (они могут адресовать не более 4 Гб ОЗУ). По словам Баррета процессоры Intel с расширенным набором команд будут программно совместимы с конкурирующей продукцией AMD. Некоторые архитектурные различия, по словам Баррета, совместимости не помешают.
Первым процессором Intel с расширенным набором команд станет чип под кодовым названием Nocona, который появится на рынке во втором квартале. Nocona - это новый вариант процессора Xeon DP для использования в двухпроцессорных серверах и рабочих станциях. Позднее поддержка 64-разрядных команд появится и в процессорах Pentium 4 на ядре Prescott и серверных чипах Xeon MP.
Помимо внедрения новых 64-разрядных команд, Баррет рассказал и о других нововведениях в продукции Intel. Особого внимания из них заслуживают обновленный вариант технологии Hyper-Threading, поддержка памяти DDR2, шины PCI Express, новые технологии динамического управления питания процессором, а также еще один набор дополнительных процессорных инструкций под названием SSE3.
