Компания IBM совместно с Техасским университетом (Остин, США) разрабатывает процессор новой архитектуры, обещающей возможность достижения со временем быстродействия в 1 трлн. операций с плавающей запятой в секунду.
Архитектура получила название TRIPS (Tera-Op Reliable Intelligently- Adaptive Processing System). Столь высокой производительности исследователи рассчитывают достичь за счет применения метода блочно-ориентированного исполнения, который позволяет процессору обрабатывать параллельно по несколько обширных блоков инструкций. Цель проекта - разработка TRIPS- процессора, содержащего четыре ядра. Как ожидается, он будет состоять из 250 млн. транзисторов и работать с тактовой частотой 500 МГц. Прототипы планируется изготовить к концу 2005 г. Как только работа над процессором будет завершена, IBM Microelectronics приступит к массовому производству. В дальнейшем же планируется проверить возможность наращивания тактовой частоты процессора до 10 ГГц, при которой его быстродействие достигнет 1 TFLOPS, сообщает еженедельник "ComputerWorld/Украина".
